Introducció a FPGA | Estructura, Components, Aplicacions

En aquest article, veurem un tema especial anomenat Field Programmable Gate Arrays o simplement FPGA. Explorarem el concepte de dispositius lògics programables i diferents tipus de dispositius programables de camp (FPD) com PLA, PAL, CPLD, FPGA. A més, veurem l'arquitectura d'un dispositiu FPGA típic juntament amb els seus avantatges. Esquema IntroduccióUna nota breu sobre PLD (dispositiu lògic programable)Diferents tipus de PLDMatriu lògic programable (PLA)Lògica de matriu programable (PAL)Complex de matriu genèrica (GAL) Dispositius lògics programables (CPLD)Field Programmable Gate Arrays (FPGA)Què és un FPGA?Components d'un FPGALogic BlockRoutingFPGA Programming TechnologiesSRAMEEPROM / FlashAnti-FuseAplicacionsIntroduccióField Programmable Gate Arrays (FPGA) són circuits integrats digitals (enginyers de disseny de maquinari integrats) una lògica digital personalitzada segons els seus requisits. El terme "Field Programable" implica que la lògica digital de l'IC no es fixa durant la seva fabricació (o fabricació), sinó que és programada per l'usuari final (dissenyador). Per tal de proporcionar aquesta programabilitat, un FPGA consta de configurables. Blocs lògics (o programables) i interconnexions configurables entre aquests blocs. Aquesta lògica configurable i les interconnexions (encaminament) dels FPGA els fa de propòsit general i flexibles, però al mateix temps, també els fa lents i amb fam de potència en comparació amb un ASIC de calibre similar amb cèl·lules estàndard. Han passat més de tres dècades des que la introducció de les FPGA al mercat i en aquest llarg període, han experimentat un sever avenç tecnològic i han guanyat una popularitat contínuament creixent. Una breu nota sobre el PLD (dispositiu lògic programable) Abans d'endinsar-me en el tema principal, vull discutir breument el concepte de dispositius lògics programables. Aleshores, què és un PLD. És un IC que conté un gran nombre de portes lògiques i flip-flops que l'usuari pot configurar per implementar una gran varietat de funcions. El més senzill dels dispositius lògics programables consisteix en una matriu de portes AND & OR i la lògica d'aquestes Les portes i les seves interconnexions es poden configurar mitjançant un procés de programació. Els PLD són especialment útils quan un enginyer vol implementar una lògica personalitzada i està restringit pels circuits integrats preconfigurats. Els PLD ofereixen una manera d'implementar un circuit digital personalitzat mitjançant la potència de la configuració del maquinari en lloc d'implementar-lo mitjançant un programari. Diferents tipus de PLD Bàsicament, els PLD es poden classificar en tres tipus. Són: Dispositius lògics programables simples (SPLD) Dispositius lògics programables complexos (CPLD) Arrays de portes programables de camp (FPGA) Els dispositius lògics programables simples es divideixen a més en: Matriu lògica programable (PLA) Lògica de matriu programable (PAL) Lògica de matriu genèrica ( GAL) Vegem ara alguns detalls bàsics sobre tots aquests PLD. Array lògic programable (PLA) Un PLA consta d'un pla de porta AND amb interconnexions programables i un pla de porta OR amb interconnexions programables. El següent és un PLA senzill de quatre entrades: quatre sortides amb portes AND i OR. Qualsevol entrada es pot connectar a qualsevol porta AND connectant les línies d'interconnexió horitzontal i vertical. Les sortides de diferents portes AND es poden aplicar a qualsevol de les portes OR amb interconnexions programables. Lògica de matriu programable (PAL) Un PAL és similar al PLA, però la diferència és que a PAL, només el pla de la porta AND és programable mentre que El pla de la porta O es fixa durant la fabricació. Tot i que els PAL són menys flexibles que els PLA, eliminen els retards de temps associats a les portes OR programables. Lògica de matriu genèrica (GAL) En termes d'arquitectura, un GAL és similar a un PAL, però la diferència rau en l'estructura programable. Els PAL utilitzen PROM, que es pot programar una vegada, mentre que GAL utilitza EEPROM, que es pot reprogramar.  Dispositius lògics programables complexos (CPLD) A partir dels dispositius SPLD, obtenim CPLD. Es desenvolupa a sobre dels dispositius SPLD per crear dissenys més grans i complexos. Un CPLD consta d'un nombre de blocs lògics (o blocs funcionals), que internament consisteix en un Pal o un PAL juntament amb una Macrocell. La Macrocell consta de qualsevol circuit addicional i control de polaritat del senyal per proporcionar un senyal real o el seu complement.  Field Programmable Gate Arrays (FPGA) En termes de complexitat, els CPLD són molt més complexos que els SPLD. Però els FPGA són encara més complexos que els CPLD. L'arquitectura d'un FPGA és completament diferent, ja que consta de cèl·lules lògiques programables, interconnexions programables i blocs d'E/S programables. Què és un FPGA? Les matrius de portes programables de camp o FPGA, en definitiva, són dispositius de silici prefabricats que consisteixen en una matriu de lògica reconfigurable. circuits i interconnexions programables disposades en una matriu bidimensional. Les cèl·lules lògiques programables es poden configurar per realitzar qualsevol funció digital i les interconnexions programables (o interruptors) proporcionen les connexions entre diferents cel·les lògiques. Mitjançant un FPGA, podeu implementar qualsevol disseny personalitzat especificant la lògica o funció de cada bloc lògic i la configuració. la connexió de cada interruptor programable. Com que aquest procés de disseny d'un circuit personalitzat es fa en el camp i no en una fàbrica, el dispositiu es coneix com "Field Programable". La imatge següent mostra una estructura interna típica d'una FPGA en un sentit molt ampli. Com podeu veure , el nucli de l'FPGA està format per cèl·lules lògiques configurables i interconnexions programables. Aquests estan envoltats per una sèrie de blocs d'E/S programables, que s'utilitzen per parlar amb el món extern. Components d'un FPGA Ara mirem més de prop l'estructura d'un FPGA. Normalment, un FPGA consta de tres components bàsics. Són: Cèl·lules lògiques programables (o blocs lògics) – encarregades d'implementar les funcions lògiques bàsiques. Enrutament programable – encarregat de connectar els blocs lògics. Blocs IO – que es connecten als blocs lògics mitjançant l'encaminament i ajuden a fer connexions externes. Bloc lògicEl bloc lògic dels FPGA basats en Xilinx s'anomenen blocs lògics configurables o CLB, mentre que les estructures similars dels FPGA basats en Altera s'anomenen blocs lògics o LAB. Utilitzem el terme CLB per a aquesta discussió. Un CLB és el component bàsic d'un FPGA, que proporciona tant la lògica com les funcionalitats d'emmagatzematge. El bloc lògic bàsic pot ser com un transistor, una porta NAND, multiplexors, una taula de cerca (LUT), una estructura semblant a PAL o fins i tot un processador. Tant Xilinx com Altera utilitzen blocs lògics basats en la taula de cerca (LUT) per implementar la lògica i les funcionalitats d'emmagatzematge. Un bloc lògic pot estar format per un únic element lògic bàsic o un conjunt d'elements lògics bàsics interconnectats, on un L'element lògic bàsic és una combinació d'una taula de cerca (que al seu torn està formada per SRAM i multiplexors) i un flip-flop. Una LUT amb 'n' entrades consta de 2n bits de configuració, que són implementats per cèl·lules SRAM. Utilitzant aquests bits SRAM 2n, el LUT es pot configurar per implementar qualsevol funció lògica. Enrutament Si la funcionalitat computacional la proporcionen els blocs lògics, la xarxa d'encaminament programable és responsable de la interconnexió d'aquests blocs lògics. La xarxa d'encaminament proporciona interconnexions entre un bloc lògic a un altre, així com entre el bloc lògic i el bloc IO per implementar completament un circuit personalitzat. Bàsicament, la xarxa d'encaminament consisteix en connectar cables amb interruptors programables, que es poden configurar mitjançant qualsevol dels tecnologies de programació. Bàsicament hi ha dos tipus d'arquitectures d'encaminament. Són: Enrutament a l'estil d'illa (també conegut com a encaminament de malla) Enrutament jeràrquicEn l'arquitectura d'encaminament d'estil illa, els blocs lògics estan disposats en una matriu bidimensional i estan interconnectats mitjançant una xarxa d'encaminament programable. Aquest tipus d'encaminament s'utilitza àmpliament a les FPGA comercials. Molts blocs lògics es limiten a un conjunt local de connexions i l'arquitectura d'encaminament jeràrquica fa ús d'aquesta característica dividint els blocs lògics en diversos grups o clústers. Si els blocs lògics resideixen al mateix clúster, llavors l'encaminament jeràrquic els connecta en un nivell baix de jerarquia. Si els blocs lògics resideixen en diferents clústers, el cablejat es fa a un nivell superior de jerarquia. Tecnologies de programació FPGA Hem parlat sobre l'arquitectura reprogramable dels FPGA, però ara anem a veure algunes de les tècniques de programació més utilitzades que són responsables d'aquesta arquitectura reconfigurable. A continuació es mostren tres de les tecnologies de programació conegudes que s'utilitzen als FPGA.SRAMEEPROM / FlashAnti-FuseOther Les tecnologies inclouen EPROM i Fusible Link, però s'utilitzen en CPLD i altres PLD, però no en FPGA. Per tant, limitem la discussió a les tecnologies de programació relacionades amb FPGA. SRAMSabem que hi ha dos tipus de RAM de semiconductors anomenats SRAM i DRAM. SRAM és l'abreviatura de RAM estàtica mentre que DRAM és l'abreviatura de RAM dinàmica. SRAM està dissenyat amb transistors i el terme estàtic significa que el valor carregat en una cèl·lula de memòria SRAM bàsica romandrà igual fins que no es canviï deliberadament o quan es retiri l'alimentació. A la imatge següent es mostra una cèl·lula SRAM de 6 transistors típica per emmagatzemar 1 bit. .Això contrasta amb la DRAM, que consisteix en una combinació d'un transistor i un condensador. El terme dinàmic es refereix al fet que el valor carregat a la cèl·lula de memòria DRAM bàsica és vàlid fins que hi hagi càrrega al condensador. Com que el condensador perd la seva càrrega amb el temps, la cèl·lula de memòria s'ha de recarregar periòdicament per mantenir la càrrega. Això també es coneix com refreshing. Molts venedors d'FPGA implementen cèl·lules de memòria estàtica en FPGA basades en SRAM per a la programació. Els FPGA basats en SRAM s'utilitzen per programar tant les cèl·lules lògiques com les interconnexions i han esdevingut força predominants a causa de la seva reprogramabilitat i l'ús de la tecnologia CMOS, coneguda pel seu baix consum d'energia dinàmica, alta velocitat i integració més estreta. EEPROM / FlashUna alternativa propera a la tecnologia de programació basada en SRAM es basa en tecnologies de programació EEPROM o Flash. El principal avantatge de la programació basada en flash és la seva naturalesa no volàtil. Tot i que el flash admet la reprogramabilitat, el nombre de vegades que es pot fer és molt petit en comparació amb una tecnologia SRAM. S'implementen mitjançant un enllaç anomenat antifusible, que en el seu estat no programat té una resistència molt elevada i es pot considerar un circuit obert. En programar, es subministra una tensió i corrent alts a l'entrada. Com a resultat, l'antifusible, que inicialment té forma de silici amorf (bàsicament un aïllant amb una resistència molt alta) que uneix dues vies metàl·liques, pren vida convertint-se en un polisilici conductor. En comparació amb les altres dues tecnologies, l'antifusible un ocupa la menor quantitat d'espai, però només es presenta com a opció programable una vegada.  AplicacionsEn els primers anys de la introducció dels FPGA, s'utilitzaven normalment per implementar màquines d'estat complexes petites i mitjanes i tasques de processament de dades en dades petites. A mesura que la seva complexitat i capacitat van augmentar al llarg dels anys, s'han incorporat a diverses aplicacions d'automoció, de consum i industrials. Inicialment, els FPGA proporcionaven una opció fàcil per prototipar dissenys ASIC, ja que es poden reconfigurar fàcilment per provar i provar diverses variacions del maquinari abans. finalitzant el disseny principal. Però la seva capacitat de funcionar com a producte final amb un temps de comercialització relativament curt i uns costos d'implementació reduïts, s'han implementat com a competidors directes d'alguns ASIC. Les FPGA modernes amb multiplicadors, enrutament complex i RAM al xip poden facilitar les operacions DSP que abans eren possibles amb processadors de senyal digital dedicats. Amb el cost de les FPGA baixant, estan rebent seriosos contendents d'aplicacions de control incrustat. Es pot utilitzar un FPGA per implementar un processador de nucli suau de qualsevol microcontrolador juntament amb capacitats d'IO personalitzades. Publicacions relacionades: Introducció a la tecnologia ASIC | Diferents tipus,... Què és l'automatització industrial?

Deixa un missatge 

Llista de missatges